Главная Интегральные микросхемы 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 [ 90 ] 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 Продолжение табл. 3.1 Функциональное назначение в-разрядный последовательный сдвиговый регистр с параллельными аыхо-дами в-разрядный параллельный сдвиговый регистр Шесть злементов НЕ с ОК и высоким выходным напряжением Шесть D-триггероа со сбросом Шесть О-триггеров со сбросом, с прямыми и инверсными выходами Шесть буферных формирователей с ОК в-разрядная схеме контроля четности АЛУ для записи двух 4-разрядных слов 4-разрядная схема ускоренного переноса 4-разрядный реверсианый двоично-десятичный синхронный счетчик 4-рвзрядный реверсивный двоичный счетчик 4-разрядный универсальный сдвиговый регистр в-разрядный универсальный сдвиговый регистр 2х4И-НЕ 4х2И-НЕ с повышенной нагрузочной способностью 4х2И-НЕ с ОК и повышенной нагрузочной способностью 2х4И-НЕ с высоким коэффициентом разветвления по выходу Дешифратор двоичного кода в десятичный Дешифратор двоичного кода в код семисегментного индикатора 2х2-2И-2ИЛИ-НЕ (Один расширямый по ИЛИ) 2-2И-2ИЛИ-НЕ + 3-ЗИ-2ИЛИ-НЕ 2-2-2-2И-4ИЛИ-НЕ с аозможностыо расширения по ИЛИ Схема управления индикатором калькулятора То же 2-3-3-2И-4ИЛИ-НЕ Даа 4-аходовых расширителя по ИЛИ JK-триггер с элементом ЗИ на входе Даа jK-триггера Два D-триггера Четыре D-триггера с прямыми и инверсными выходами Два JK-триггера 4-разрядный полный даоичный сумматор 4-разрядная схема сравнения чисел 4х2(Исключающее ИЛИ) 4-разрядный асинхронный двоично-десятичный счетчик Счетчик-делитель на 12 4-разрядный двоичный счетчик 4-разрядный универсальный сдвиговый регистр 4х2И-НЕ ЗхЗИ-НЕ
Продолжение табл. 3.1 Функциональное назначение 2х4И-НЕ с высоким коэффициентом разветвления по выходу 2х2-2И-2ИЛИ-НЕ (один расширямый по ИЛИ) 2-2-2-2И-4ИЛИ-НЕ С возможностью расширения по ИЛИ JK-триггер С элементом ЗИ на входе Два О-триггера 4х2И-НЕ 4х2И-НЕ с ОК 4х2ИЛИ-НЕ 4Х2И-НЕ с ОК Шесть элементов НЕ Шесть элементов НЕ с ОК 4х2И 4х2И с ОК Два JK-триггера ЗхЗИ-НЕ 4-разрядный селектор-муЛьтиплексор 2-1 4-разрядный селектор-мультиплексор 2-1 с инверсными выходами ЗхЗИ-НЕ с ОК Шесть О-триггеров со сбросом Шесть О-триггеров со сбросом, с прямыми и инверсными аыходами 2х4И-НЕ ЗхЗИЛИ-НЕ 4х2ИЛИ Два О-триггера 4х2И-НЕ 4х2И-НЕ с ОК ЗхЗИ-НЕ Четыре 2-входовых триггера Шмитта 2х2(Исключающее ИЛИ(НЕ)) 4-разрядный селектор-мультиплексор 2-1 4-разрядный селектор-мультиплексор 2-1 с инверсными выходами ЗхЗИ-НЕ с ОК 2х4И-НЕ 2х4И-НЕ с ОК и повышенной нагрузочной способностью Двоичный декодер 1-8 Многорежимный буферный регистр Контроллер приоритетного прерывания 4-разрядный шинный формирователь Генератор тактовых импульсов 4-разрядный шинный формирователь с инвертированием Системный контроллер и шинный формирователь |
© 2007 EPM-IBF.RU
Копирование материалов разрешено в случае наличия письменного разрешения |