Для составления таблицы истинности этой схемы придется вернуться к таблицам истинности элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, И и ИЛИ:

Первая строка задается Л = 0, fi = 0, перенос из предыдущего )азряда (входной перенос) = 0. Выходной сигнал левого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ Si равен О на основании приведенной таб-

Перенос из предыдущего разряда

Частичная

Окончательная сумма (S)

Перенос в р следит UJLUU iLpaopdiC

Частичный перенос

Рис. 5.2. Схема полного сумматора

лицы. Он является входным сигналом вместе с сигналом входного переноса, значение которого в данном случае равно О, для второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходной сигнал которого также равен О в соответствии с приведенной выше таблицей истинности. Он же является сигналом окончательной суммы S.

Сигнал на выходе С\ левого элемента И (частичный перенос) равен 0. Выход С. связан со входом элемента ИЛИ; другим входом элемента ИЛИ служит выход Cj элемента И, сигнал которого в этом случае тоже равен О (поскольку на обоих его входах сигналы равны 0). Поэтому сигнал выходного переноса (переноса в следующий разряд) равен 0. Проводя подобные рассуждения относительно каждой комбинации входных сигналов, можно заполнить приведенную ниже таблицу истинности для полного сумматора.

Так, например, следующая строка для входных сигналов Л = 0, В = 0, сигнал входного переноса = 1 будет такой: Ci = 0, Si = 0, С^-й, S=l, Со = 0, Предлагается вычислить все остальные значения или переписать нх из таб.чицы восьми возможных комбинаций знАенЯй входных сигналов, имеющихся при сложении (см. выше).

Таблица истинности для полного сумматора

Как выполняются арифметические операции с 8-разрядными числами?

Полный сумматор выполняет сложение двух двоичных чисел с учетом переноса. Для сложения 8-разрядных чисел понадобятся восемь полных сумматоров и организация переноса путем соединения сигнала выходного переноса из самого младшего двоичного разряда с сигналом входного переноса следуюш,его разряда и т. д. по всем восьми разрядам складываемых чисел. Перепое из самого старшего разряда может передаваться в специальное устройство микропроцессора, называемое флагом, указывающим на то, что при сложении 8-разрядных чисел существует сигнал переноса из старшего разряда. Этот сигнал необходим также при выполнении арифметических операций над 16-разрядными (и более) двоичными числами, по восемь разрядов за 1 раз. Сигнал выходного переноса из старшего разряда 8-разрядного регистра означает, что в результате операции получилось число, большее, чем 1111 И lb, которое может находиться в нем.

Что представляет собой команда сложения с переносом и без переноса?

Команда сложения с переносом (ADC) для обычного (типичного) микропроцессора предусматривает помещение любого значения сигнала выходного переноса (двоичной цифры 1) в одноразрядное запоминающее устройство, называемое флагом переноса. С учетом этого команда сложения в целом выглядит следующим образом: сложить содержимое памяти по адресу, который

будет указан сразу после кода этой операции, с содержимым аккумулятора и, кроме того, прибавить цифру входного переноса, содержащуюся в специальном запоминающем устройстве - флаге переноса; поместить затем ответ обратно в аккумулятор вместо имеющегося там Ч1?сла. Если поступил сигнал окончательного выходного переноса из старшего разряда в результате этого сложения, поместить его в специальное запоминающее устройство - флаг переноса (установить флаг переноса).

Команда сложения без переноса (ADD), упоминавшаяся ранее, хотя и не предусматривает прибавление цифры входного переноса при выполнении суммирования, все-таки должна предусматривать хранение любого сигнала выходного переноса в запоминающем устройстве - флаге переноса, готового для последующего использования, если это потребуется, путем выполнения команды сложения с переносом.

Что такое сумматор с ускоренным переносом?

Простая суммирующая структура, состоящая из соединенных специальным образом полных сумматоров для выполнения операции параллельного сложения (сразу восемь разрядов), называется сумматором с последовательным переносом. Устройство не в состоянии сформулировать немедленный ответ, как можно было бы ожидать, поскольку каждый появляющийся сигнал входного переноса должен пройти поочередно последовательно через все восемь состояний. Это может вызывать значительные задержки в получении окончательного результата.

Более быстродействующий сумматор можно получить при условии, что устройство будет эффективно формировать сигналы переноса сразу для всех двоичных разрядов и сократит тем самым время задержки получения результата. Сумматор, построенный на этом принципе, носит название сумматора с ускоренным (look ahead) переносом.

Как выполняются арифметические операции над 16-разрядными числами?

Шестнадцатиразрядные числа могут складываться частями, по восемь разрядов каждая, путем суммирова-