го же объема, что и предыдущая, т. е. 256 8-разрядных слов (Д Кбайта), при использовании всего двух микросхем по 256 4-разрядных слов (схемное обозначение такой микросхемы приведено на рис. 8.3,6).

Память большего объема можно получить из микросхем с так называемым отпирающим входом СЕ (Chip ч

Рис. 8.4. Память объемом 1024 4-разрядных слов на четырех микросхемах с отпирающим входом

СЕЗ

Z5BK4-

Чтение/запись

D-Г

Чтение/запись

- z5Bm

Чтение/запись

- 2SSx¥

Чтение/запись

СЕЗ

Рис. 8,5. Схема формирования сигналов для отпирающих входов микросхем

Enable). Если на этом входе появляется положительный потенциал {7+, в микросхему памяти можно записывать и считывать из нее информацию, но когда на входе СЕ присутствует нулевой потенциал, запись и считывание становятся невозможными.

На рис. 8.4 приведена схема памяти общим объемом 1024 4-разрядных слов из четырех микросхем, по 256 4-разрядных слов каждая. Схема построена благодаря использованию отпирающих входов СЕ, несмотря на то, что каждая микросхема имеет всего восемь адресных входов.

Поскольку каждая микросхема обладает памятью 256 4-разрядных слов, одноименные адресные линии четырех микросхем соединены вместе. Поэтому сигналы адреса, передаваемые по линиям Ло, Ль Лг, Лз, Л4, Л5, Лб, Л7, адресуют одно и то же слово в каждую из четырех микросхем одновременно. Однако отпирающие входы СЕ каждой микросхемы не соединены между собой. Поэтому только одна микросхема из четырех, а именно та, у которой на отпирающем входе появится положительный потенциал действительно откроется для записи или считывания информации. Например, если необходимо передать информацию по адресу 14 (двоичное слово 0000 IIIO2) в микросхему с н-омером 3, то для этого потребуются следующие адресные сигналы: Л, Л5 Ai A3 Л2 Ai Ао СЕ1 СЕ2 СЕЗ СЕ4 00001110 0 О 1 О

Как формируются сигналы для отпирающего входа микросхемы?

Рассмотрим еще раз схему памяти объемом 1024 4-разрядных слов. Для адресации 1024 слов требуется десять разрядов (линий адреса). Из них первые восемь линий (от Ло до Л7) соединены с микросхемами, как показано на рис. 8.4, а остальные две (As и Ад) используются в схеме формирования сигналов для отпирающих входов микросхем СЕ1-СЕ4.

На рнс. 8.5 приведена схема формирования этих четырех сигналов с использованием сигналов, поступающих от линнй Аа и Лд адресной шины. Нетрудно заметить, что в этой схеме сигнал на выходе СЕ1 получит положительный потенциал U4. только в том случае, если этот же сигнал появится в цепях Лз и Лд, т.е. при Л8=Л9=0. При этом на выходах СЕ2-СЕ4 появится нулевой сигнал. Тогда для всех 256 номеров адреса

ЛвЛа, Л7Л6Л5Л4 AAAiA с 0 0, 0000 0000

ЛзЛа. А-,А^А^А^ А3А2А1А0 по О О, 11111111

включительно будут выбраны только 256 слов, хранимых в первой микросхеме. Для следующих 256 номеров адреса с 01,0000 0000 по 01,1111 1111 включительно будут выбраны только 256 слов, хранимых во второй микросхеме, поскольку сигналы Л8=1, Лз=0 на входах схемы на рис. 8.5 приведут к появлению выходных сигналов С£/=0, СЕ2=и+, CE3=Q, CE4 = Q, так как в этом случае оба входа

схемы И (элемента 6) получат положительные потенциалы U+

Аналогично для номеров адреса, Ha4HiiaH с 10,0000 0000 по 10,1111 1111 включительно, выбираются только 256 слов, хранимых в третьей микросхеме, так как сигналы 8=0, Аа=1 на входах схемы на рис. 8.5 приведут к появлению выходных сигналов СЕ 1 = 0, СЕ2=0, СЕЗ=и^г, СЕ4 = 0. И наконец, для последней группы номеров адресов, с 11,0000 0000 по 11,1111 1111 включительно, будут выбраны только 256 слов, хранимых в четвертой микросхеме В зтом случае сигналы иа входах схемы As=Ac,= l приведут к появлению выходных сигналов СЕ 1 = 0, СЕ2 = 0, CES = 0, CE4=U+.

Память объемом 1024 8-разрядных слов можно получить путем параллельного включения двух микросхем по 256X4 разрядов каждая. При этом каждая микросхема, показанная на рис. 8.4, включается так, как это показано на рис. 8.3, а. Системы памяти большего объема можно разрабатывать на этом же принципе, используя микросхемы с отпирающим входом.

Некоторые микросхемы памяти имеют более одного отпирающего входа, и это существенно упрощает задачу построения систем памяти с большим объемом запоминаемой информации. Например, хотя микропроцессор с 16-разрядной адресной шиной способен производить адресацию только 64 Кбайт памяти, объем памяти можно увеличить путем использования нескольких блоков по 64 Кбайт каждый, запараллеленных по адресным линиям, с обеспечением доступа к каждому из них путем включения определенной комбинации отпирающих входов микросхем по командам ввода-вывода из микропроцессора. Подобные схемы называются переключателями блоков памяти.

К числу последних разработок микросхем памяти относится изделие 5101, выполненное по КМОП-технологии. Оно представляет собой статическое ОЗУ, выпускаемое в корпусе с двухрядным расположением 22 выводов, с объемом памяти 1024 двоичных разрядов, с низким уровнем потребляемой мощности и с единственным уровнем напряжения питания (5 В). Микросхема предназначена для пословной выборки 256 слов длиной по четыре двоичных разряда каждое. Элементарная ячейка памяти в микросхеме такого типа состоит из двух базовых схем инверторных переключателей, соединенных вместе по типу S-триггера (см. гл. 6).

Ко времени выхода оригинала книги. В настоящее время основные характеристики памяти существенно улучшены. (Прим. ред.)