команда разбивается на машинные циклы, так и машинные циклы можно разбить на микрооперации, такие как отпирание выхода регистра счетчика команд, посылка сигнала ADD в арифметическо-логическое устройство и т. п.

Далеко не все, а только некоторые команды требуют для своей реализации одного машинного цикла и выполняются на протяжении одной исполнительной фазы машинного цикла. Например, такой командой ЯВЛЯ- Г-спстояиие

ется CLEAR carry flag -, j- j- р., , (ОЧИСТИТЬ флаг перено- U Lj U Lj U U U са), временная диаграмма которой приведена на рис. 9.4.

Выполнение пзмамды

Рис. 9.4. Временная диаграмма для команды, требующей только \ одного машинного цикла-

PiC -регистр команд

АИрес Код опера-счетчика \ ции noMauhi помани по-\считывает-сылается i ея из пап я-1 в память tmu f РК\

\ j Исполиительийя\

Фаза выборка i фаза

! Машииыа ианл И---

Команда, код операции и соответствующий адрес которой занимает более одной ячейки памяти, требует для своей реализации более одного машинного цикла, прежде чем завершится ее выборка. Микропроцессор бездействует на протяжении этих фаз выборки машинных циклов, либо фазы выборки пропускаются, пока вся команда не будет выбрана, после чего машинная команда выполняется в течение последующих машинных циклов. Передача всех данных происходит во время фаз выборки машинных циклов. На рис. 9.5 приведена временная диаграмма выборки и исполнения команды LOAD 102 (ЗАГРУЗИТЬ данные в ячейку 102). На рис. 9,6-9.9 представлены разбиения каждого из четырех машинных циклов.

В каждом машинном цикле требуется строго синхро-низированпая во времени последовательность управляющих сигналов для активирования необходимых путей прохождения данных в строго определенные моменты времени п выполнения требуемых микроопераций. Эти управляющие сигналы могут вырабатываться устройством управления дешифратором команд из операционного , кода с использованием логических аппаратных средств и генераторов последовательностей сигналов,

BbiSupm mSa птрациА Чтение паштц Чтение памяти \ Испалнение I \{код операции поме-ШилаЗшихраз- (6старшихраз-\{аенумулятор \ I щается S РК) .рядов данных рядов выдраны,\ загружен данны-

выдраны, поМе- помещены в \ ми из памяти \

YiiSni в'регистр\регистр аЗреоа \.поадресу,указан\

еса памятп памяти) (РАПД

I ЦинА Команды

-. ному в регистре I ) oSseca памти)\

Рис. 9.5. Вре.менная днаграм.ма для ко.манды, требующей четырех машинных циклов

Адресный

Управление и . Зесиифратор наманд

Рис. 9.6. Реализация первого машинного цикла,

й-цикл У] (счетчик команд-буфер аареса->адресная шина-*-память), б - цикл Тг (никаких изменений по сравнению с /ь иредоставлзно время для ответа памяти), е - цикл Г, (данные в шние данныхрегистр комант). г - цикл 74 {операционный код команды нз регистра команд- -дешифратор, приращение содержимого счетчика команд)

Адресный дуфер

Рис. 9.7. Реализация второго машинного цикла:

а -цикл Тъ (счетчик команд-бу-фер адреса->-адресаая шина-па-мять), б-цикл (никаких изменений по сравнению с Гз; предоставлено время для ответа памяти): в - цикл Гг (данные в шиие даиных->восемь младших разрядов регистра указателя адреса памяти, приращение содерлгимого счетнка команд)

Рис. 9.8. Реализация третьего .Анкуму- машинного цикла:

МЯтОр я - цикл 7 s (счетчик комаид-бу-фер адреса->адресная шииапа мять), б - цикл Т, (никаких изме иений по сравнению с Та; представ лено время для ответа памяти) в - цикл Т\о (данные в шиие дан ных-восемь старших разрядов ре гистоа указателя адреса памяти приращение содержимого счетчика команд)